Завершен очередной этап разработки верификатора второго поколения на базе высокопроизводительной ПЛИС

Устройство воздействий и контроля (верификатор) УВК-5 предназначено для совместной работы с платами загрузки интегральных микросхем (ИМС) в стендах ЭТТ. Верификатор обеспечивает задание сигналов воздействий на испытуемые микросхемы, чтение и сравнение выходной информации, а также управляет выбором ИМС на плате загрузки при чтении.

 

Верификатор для микросхем

Устройство воздействий и контроля УВК-5 имеет следующие характеристики:

  • 32 двунаправленных канала (вход/выход) задания сигналов воздействий на испытуемые микросхемы при чтении и сравнении выходной информации;
  • 20 каналов (выход) задания испытательных сигналов на микросхемы;
  • 12 каналов (выход) задания сигналов управления для выбора микросхемы при чтении.

По каждому из 64 выходных каналов обеспечиваются следующие характеристики:

  • время нарастания и спада фронтов импульсов при емкости нагрузки на канал (1000 ±100) пФ: не более 80 нс;
  • амплитуда импульсных сигналов: +3,5 В ±100 мВ;
  • уровень нуля при токе нагрузки (50 ±15) мА: не более 0,5 В.

Данный верификатор совместим со всеми моделями стендов ЭТТ производства ОАО «НИИПМ».